

$\lambda \mu - \mu \chi - \rho \tau \mu \nu - \rho \tau - \rho$

樋口 拓哉*1細川 達也*1今井 紘士*2清水 尚彦*3

The Implementation Trial and the TEG Chip Development of The Lambda Rule Scalable Cell Libraries to Rohm0.18µm Process

by

Takuya HIGUCHI^{*1}, Tatsuya HOSOKAWA^{*1}, Hiroshi IMAI^{*2} and Naohiko SHIMIZU^{*3} (Received on April 26, 2011 & Accepted on September 9, 2011)

Abstract

We designed for a independent chip layout to the process scale to adopt the EDA tool having scalable cell libraries. Originally, this tool can not apply to deep sub-micron process. Therefore we improved this tool to design Rohm 0.18μ m process and perform to implementation trial. In this process, we designed for the TEG chip and verified it.

Keyword: A TEG Chip, Implementation Trial, Lambda Rule Cell Library

1. はじめに

LSI(Large Scale Integration) 開発の規模は増大し、短期間での 開発が求められるようになっている。現在の設計手法での大規 模な開発は記述量、可視性等の面から問題があり、効率のよい上 位の設計手法、開発環境がもとめられている¹⁾。

この問題に対し我々は高位技術を利用したハードウェア記述 言語 NSL(Next Synthesis Language)²⁾ と OSSEDA(Open Source Software Electronic Design Automation) ならびにスケーラブル セルライブラリとを用いて新しい LSI 設計手法を開発した。セ ルライブラリを用いる設計ではあらかじめ配置配線を行ったセ ルと呼ばれる論理ゲートを数十から数百種用意する必要がある。 セルは各プロセスの設計規則に基づいて人間が注意深く設計し なければならない。また、セルは種類が多く、セルの性能が最終 的に完成する LSI の性能に直結する。そしてセルごとにゲート 遅延と浮遊容量、面積、入出力端子を定義する定義ファイルを作 成する必要もある。さらにそれぞれのセルの検証を回路シミュ レータで検証するため、スタンダードセル設計において、セルの 設計には高度な知識と膨大な工数を要する。また、セルはプロ セス独自のものであり、同じ論理でも搭載するプロセスが異な れば新たなセルライブラリを用意しなければならない。この問 題に対して新たにセルライブラリを作り直すことなく、異なる プロセスに適応できるセルライブラリがスケーラブルセルライ ブラリである。スケーラブルセルライブラリとはトランジスタ のゲート幅をλもしくは 2λとし、メタルやポリシリコンなどの セグメント間隔を 0.5λ もしくは λ の整数倍で表したセルライブ ラリを指す³⁾。この手法により Fig. 1 に示す Onsemi1.2µm プロ セス、Fig. 2 に示す Rohm0.35µm プロセスのチップを実際に試 作し、開発手法の確立を行ってきた。試作したプロセスの詳細 を Table.1. にまとめた。Rohm、ONSEMI は LSI 生産受託会社 の社名を表し、数字はその LSI に集積されているトランジスタ のゲート幅を表している。今回我々は Rohm0.18μm プロセスを 対象に LSI の試作を行った。このプロセスへの回路実装に必要 なコストや工数の削減を目指した。

我々の設計手法はNSL で回路を設計し、これを OSSEDA ツー ルセットを用いてチップレイアウトに変換するものである。詳 細な設計フローを2章に示す。

しかし、スケーラブルセルライブラリはディープサブミクロン プロセスに対応しきれない。今回採用した EDA ツールの開発元 である LIP6 は、この EDA ツールを使った開発は $0.8\mu m$ プロセ スまでしかできていない⁴⁾。この問題に対する解決法を 3 章に 示す。

我々は配置配線検証を EDA ツールセット付属の検証ツール で行った。付属の検証ツールはそのままでは使用できない。こ れはツール使用法についてのドキュメントが整備されておらず、 ルール記述法が全く不明であるためである。また、コマンドやオ プションについても機能だけでなく用意されている数も不明で あった。検証ツールの問題点と解決法を4章に示す。

実際に我々が提案する手法で TEG(Test Element Group) チッ プレイアウトを設計し、動作評価を行った。TEG チップには評 価用の回路を実装し、様々なテストを行った。評価内容を5章 に詳しく述べる。

また、我々の手法で設計したチップレイアウトと LSI 生産受 託会社が提供するセルライブラリで設計したチップレイアウト とを比較、評価した。評価項目はチップ面積とゲート遅延時間で ある。この評価の詳細を6章に示す。

^{*1} 工学研究科 情報通信制御システム工学専攻

^{*2} 情報通信学部

^{*3} 専門職大学院 組込み技術研究科

Table.1 Processes summary

Process	Metal	Poly	$Gate(\mu m)$
Rohm $0.35 \mu m$	3	2	0.35
Rohm $0.18 \mu m$	5	1	0.18
ON SEMI 1.2µm	2	2	1.2



Fig.1 On semi1.2 μ m



Fig.2 Rohm 0.35µm

し、ツールセットが定義した VHDL サブセットに変換する。こ れをモジュールごとに動作記述ファイルと構造記述ファイルと に分割する。動作記述ファイルは回路をデータフロー形式で記 述したものであり、構造記述ファイルは各論理がどのように結ば れているかを示す回路の配線を記述したものである。この動作 記述ファイルをスケーラブルセルライブラリを用いて論理合成 する。論理合成した回路を元にチップ上に対応するセルを配置 し、配置したセルどうしを配線することによって入を単位とし た仮想レイアウトが生成される。そして仮想レイアウトの入に 実際のゲート幅の数値を与えることによって実際の配置配線を 示したチップレイアウトが完成する。



Fig.3 The flow chart of all process

2. 設計フロー

我々は、一つのレイアウトパターンから複数のプロセスに適合 可能なスケーラブルセルライブラリを用いた設計手法を開発し た。設計手法の全体像を Fig.3 に示すフローチャートを交えて述 べる。

まず、設計手法に取り入れた回路記述言語 NSL と Alliance VLSI CAD System⁵⁾ との特徴を説明する。NSL は抽象度の高 い記述が可能である。そのため開発者は下位記述に触れずに大 規模かつ高機能な LSI 設計を行うことができる。また、NSL 合 成ツールは Alliance が定義した VHDL(VHSIC(Very High Speed Integrated Circuits)Hardware Description Language) サブセット だけを用いた VHDL への変換をサポートしているため、NSL コードによる回路設計から複数のプロセスのレイアウト生成ま でをシームレスに行うことが可能である。Alliance はスケーラブ ルセルライブラリとセグメント調整機構を持つ。論理合成や自 動配置配線にはスケーラブルセルライブラリを適用する。生成 した、入を単位とする仮想レイアウトに対してそれぞれのセグメ ントを調整できる。また、独自の配置配線検証用ツールを備え、 VHDL からチップレイアウト生成までを全て Alliance のみで行 える。かつ、Alliance は教育用途に適している⁶。

次に、設計手法の全体像を述べる。まず、NSL で回路を設計

3. ディープサブミクロンへの適用

我々の提案するチップレイアウト設計手法を確立するために はスケーラブルセルライブラリをディープサブミクロンへ適用さ せる必要がある。我々はスケーラブルセルライブラリをディー プサブミクロンに適用させるためにスケーラブルセルの変換ルー ルに基づいて λ の値を調整した。また、ツールセット中のセグ メント幅調整機構を用いてセグメントのサイズを直接調整した。 しかし調整しきれない箇所が存在したため、セルライブラリの内 部を直接調整することで解決した。作業の概略を Fig.4 に示す。

3.1 スケーラブルセルの変換ルール

λベースセルの変換には、スケーラブルセルを配置配線したレ イアウトと、各レイヤの変換に必要な値を使用する。Fig. 5 に トランジスタのレイアウト変換例を示す。左の表が変換に必要 な値、右が出力されるレイアウトと寸法を表している。表内の Segment は、スケーラブルセル内に宣言しているレイヤの種類 を表している。Fig. 5 の例の TRANS はトランジスタを表してい る。Ls、Ws は、セグメントの長さを λ 単位で示しており、こ の長さが配置するレイヤ寸法の基準となる。下の表には、各セグ メントの配置するレイヤを示しており、対応する DLR と DWR



Fig.4 The flow chart of applying scalable cell libraries to deep submicron

の値は、λ値で生成したレイヤの幅と長さのオフセットを表して いる。変換後のレイヤの長さは、以下の数式を基に決定される。

 $Lr = Ls\lambda + 2DLR \tag{1}$

$$Wr = Ws\lambda + DWR \tag{2}$$

例では、トランジスタに配置する Polysilicon、Diffusion の宣言 と、オフセットの値を示している。

すべてのセグメントに配置するレイヤを宣言し、スケーラブル セルから実際の大きさのレイアウトを Fig. 6 のように生成する。 Fig. 6 は反転回路の変換例で、左はスケーラブルセルのセグメン トの配置、右は実際の変換後のレイアウトとなる。



Fig.5 Ex-Symbolic to Real layout convert

3.2 SCMOS レイアウトを用いた Rohm0.18µm レイアウト設計

ディープサブミクロンプロセスは、サブミクロンプロセスに 比べて設計規則が複雑になっている。Rohm0.18umの設計ルー ルは NDA により開示できないため、MOSIS⁷⁾に記述されてい る SCMOS と DEEP 向けのデザインルールを Fig. 7 に示す。 SCMOS 向けのレイアウトを DEEP に適合させるためには、ポ リシリコン間隔を 3λにする必要がある。そのため SCMOS 向け レイアウトは全てのサイズを 3/2 倍する事になる。全てのレイア ウトサイズが 3/2 倍になったためチップサイズは 2.25 倍となり、 トランジスタの Ids は 1/1.5 となる。すなわちチップサイズが大 きくなり、ゲート速度が遅い LSI となる。



Fig.6 Ex-Symbolic to Real layout convert

この問題を解決する方法として、入の値を大きくとりセグメン ト幅調整機構を用いて最小ゲート幅を設計ルールに一致させる 調整をした。調節例を Fig. 8、調節後のレイアウトを Fig. 9 に示 す。各セグメント毎に幅、長さを入単位で決定している。また、 オフセット値を設定することで幅を調節することが可能である。 Fig. 8 の赤い部分が調節箇所である。しかし、調整しきれない箇 所が存在したため、セルライブラリの微調整を行った。Fig.10 の赤い部分に修正例を示す。

4. 配置配線検証

今回採用した EDA ツールは様々な機能を持つツールの集合体 である。このツールセットの中には配置配線検証を行うための ツールも用意されている。しかし、このツールセットにはドキュ メントが整備されておらず、検証に不可欠なレイアウトルール の記述法が示されていない。その上、ツール自体の使用方法も 説明されていないため実際の使用に耐えないものとなっている。 我々はこのツールを用いた検証方法をソースコードを解析する ことで解明し、配置配線検証を行うためのドキュメントの整備を 行っている。実際の配置配線検証方法を以下に示す。

4.1 配置検証

配置検証では Fig.11 のようにセグメントの幅を指定したルー ルに基づいて検証する。しかし、レイアウトルール記述ができな かったため、このツールセットがオープンソースであることを生 かし、ソースコードを解析することで Table.2 のようなルール記 述法や種類を特定した。

その結果、このツールが用意しているルールは 56 種類あるこ とが判明した。開発するプロセスが Rohm0.18µm プロセスの場 合、これで全 253 種類のルールを表現しなければならない。し かし、レイヤーの総面積やチップ全体に占める特定のレイヤーの 割合などをチェックするルールは実現できない。そのため、これ らのルールを実現するためには外部ツールで補うか、配置検証



ツールのソースコードを書き換える必要がある。また、このツー ルセットが生成するレイアウトファイルは Fig.12 に示すように どのような形のレイヤーでも全て長方形のレイヤーの組み合わ せで作られている。そのため複数のレイヤーが重なり合うもし くは隣り合うことでルールを満たしている場合、これを検出でき ない。しかし今回用いたツールセットはそれぞれの長方形のレ イヤーーつーつがルールを満たすように設計されるため、この問 題は回避される。

Table.2 Example of converting process rule to Druc rule description

Process rules	Druc rule description
Min. width of A-layer is X micron	$longueur_inter > X.$
Min. space between A-layer and B-layer is Y micron	distance axiale min Y.

4.2 配線検証

配線検証はネットリスト抽出とネットリスト検証との二段階 に分けて行われる。配線検証の全体フローを Fig.13 に示す。以 下の節でその工程を示す。



Fig.8 The adjusted examples of the segments



Fig.9 The adjusted examples of the layout



Fig.10 The modification examples of the cell libraries

4.2.1 ネットリスト抽出

ネットリストはツールセットの中のネットリスト抽出ツール によってチップレイアウトから抽出される。この時、レイアウト 通りの配線情報が正しく抽出されているかを検証するためにレ イアウトの一部分とそこに対応するネットリスト情報を比較し た。Fig.14 は、作為的に断線させた箇所のレイアウトとそれから 抽出された断線させた箇所のネットリスト情報と、正しく配線さ れている同一部分のそれらとを比較している。レイアウトが断 線している場合、抽出されるネットリストでも断線している事が 解る。

今回作成したレイアウトからネットリストを抽出すると配線 が断線してしまう箇所が発生した。前述の検証によってネット リスト抽出ツールの不具合ではなくレイアウトの誤りだという



Fig.11 The process need to check rules of those places



Fig.12 A layer A is composed 3 layers



Fig.13 The flow in route verification

ことを断定した。この問題はツールセットが共有する設定ファ イルを調整することによって解決することができた。



Fig.14 One of the netlist extracted by Cougar

4.2.2 ネットリスト検証

検証パターンはターミナル、インスタンス、コネクションの 3 つであり、どれか一つでも問題があればエラーとなる。Fig.15 で、エラーのパターンを、Fig.16 では、実際に動作させた場合の エラーメッセージを示している。しかし、比較を行えるのがゲー トレベルのみで、トランジスタレベルでの検証を行なえない問題 がある。我々は解決策として、Spice シミュレーションを用いて 使用するセルライブラリをトランジスタレベルで検証し、同一の セルライブラリを使用したネットリストを、ゲートレベルでの検 証を行なうことで整合性を保つ手法を考案した。



Fig.15 Circuit verification flow



Fig.16 Difference of message between legal netlist and illegal one

5. TEG 回路

我々はスケーラブルセルライブラリを用いて設計したレイア ウトを VDEC を通して試作した。設計したレイアウトの動作 評価を行うため、評価回路を実装した。実際に搭載した回路を Table. 3 に示す。実装した回路は、すべてのセルが正常に動作可 能であるか確認するための評価回路と、チップ内のクロックス キュー計測用のラッチ回路、動作周波数の性能評価のための 50 段インバータ + 起動用 NAND のリングオシレータ、中規模順序 回路 (メモリ) とを実装した。実装した回路を合わせて入出力を 含めた順序回路のテスト回路とした。実際にテープアウトした マスクパターンを Fig. 17 に示す。

6. 評価

我々の手法を用いて設計した基本回路の評価を行った。Table. 6.には、計測時の負荷容量、設計したレイアウトの出力遅延時間、 Rohm 提供セルとの比率を示している。3入力の NAND、NOR 回路では、Rohm 提供のセルに対して回路性能が大きく劣る。し

回路	テスト内容			
全セルテスト	スケーラブルセルライブラリ内全セルの動作確認			
リングオシレータ	動作周波数の性能評価			
スキュー測定用ラッチ回路	チップ内部で発生するスキューの計測			
メモリ	中規模順序回路の動作確認			

Table 3 on-board circuit



Fig.17 Chip layout of Rohm $0.18\mu m$

かし、それ以外の回路はほぼ同等のゲート遅延となった。回路性 能が劣る回路に対しては今後詳細な原因追求を行う予定である。

logic	Capacitance(pF)	Delay time of SCMOS (pS)	ratio of SCMOS to Rohm cells
inverter	0.005	22	+10%
2-I/P NAND gate	0.005	57	+14%
3-I/P NAND gate	0.008	146	+83%
4-I/P NAND gate	0.009	185	+58%
2-I/P NOR gate	0.005	62	+4%
3-I/P NOR gate	0.009	204	+65%
4-I/P NOR gate	0.008	228	-37%
2x2-OR into 2-NAND gate	0.005	161	-13%
2x2-AND into 2-NOR gate	0.005	208	+37%

Table.4 delay time of standerd cell

	SCMOS	Rohm $0.18 \mu m$
m8 (8bit CPU)	$114105.6 \mu m^2$	$6467.616 \mu m^2$
snx(16bit CPU)	$187920 \mu m^2$	$28108.9 \mu m^2$

Table.5 Comparing the chip core in area

7. まとめ

我々はオープンソースで提供され、スケーラブルなセルライブ ラリを持つ EDA ツールセットを用いて 0.18μm プロセスの設計 試行を行った。本来、このツールセットは 1.0μm から 0.5μm ま でのスケーラビリティしか保証していなかったため、0.18μm プ ロセスを設計する際に様々な不具合が発生した。だが、これらの



Fig.18 Chip figure of trial manufacture

不具合を解消し、ツールセット内の検証用ツールを用いた配置配 線検証法を確立することによってこの EDA ツールセットのみで 0.18µm プロセスを試作する事が可能になった。Fig.18 に実際に 作成したチップ写真を示す。

これによって、我々は 1.2µm、0.35µm、0.18µm の3つのプロ セスがこの EDA ツールセットで試作可能であることを実証し た。これは λ ルールベースのセルライブラリでディープサブミ クロンプロセスの設計を行うことができるということを示して いる。

また、LSI 生産受託会社の提供するセルライブラリで設計した チップレイアウトと我々の方法で設計したチップレイアウトを チップ面積とゲート遅延との項目について比較、評価した。その 結果、我々の方法で設計したチップレイアウトは LSI 生産受託 会社の提供するセルライブラリで設計したチップレイアウトと 遜色ない性能をだせることがわかった。

我々は過去にクロックツリーの自動生成手法を確立している⁸⁾⁹⁾。そのため、今後はクロックツリー生成ツールをデザインフ ローに組込み、実用的なディープサブミクロンのチップ製造を行 う予定である。また、グラハム・ピートレイが 0.13μm 互換のセ ルライブラリを作成している。今後、グラハム・ピートレイのセ ルライブラリの導入を検討している。

8. 謝辞

本研究は東京大学大規模集積システム設計教育研究センター を通し、日本ケイデンス株式会社、メンター株式会社、シノプシ ス株式会社の協力で行われたものである。

参考文献

- 1) International Technology Road-map for Semiconductors 2009 Edition Design(JEITA 訳), p.8
- 2) http://www.overtone.co.jp/
- C. Mead and L. Conway, Introduction to VLSI Systems, Addison-Wesley, 1980
- 4) Greiner. A, Lucas. L, Wajsburt. F and Winckel. L, "Design of a High Complexity Superscalar Microprocessor with the

Portable IDPS ASIC Library", pp.9-13, European Design and Test Conference, 1994

- 5) http://www-asim.lip6.fr/recherche/alliance/
- Elias Kougianos, Saraju P. Mohanty, Priyadarsan Patra, "Digital Nano-CMOS VLSI Design Courses in Electrical and Computer Engineering through Open-Source/Free Tools", pp.265-270, 2010 International Symposium on Electronic System Design, 2010
- http://www.mosis.com/Technical/Designrules/scmos/scmosmain.html
- T. higuchi, J. Ogane, and N. Shimizu, "Develop a design flow for deep sub-micron process(0.18um) with a scalable cell library", pp.958-960, ITC-CSCC2010, 2010
- 9) 樋口拓哉, 大金淳一郎, 清水尚彦, "オープンソース CAD シ ステム Alliance へのクロックツリージェネレータの開発と ROHM0.18 µmテクノロジを用いたチップの試作", pp.9-14, DA シンポジウム 2010 論文集, 2010